《数字逻辑设计》共分8章和两个附录，第1章是逻辑电路导论，第2章介绍门电路的物理实现和特性，第3～4章介绍各种组合逻辑电路及其优化实现，第5章介绍触发器和寄存器，第6章介绍同步时序电路，第7章介绍异步时序电路，第8章以实例介绍数字系统的特点和设计方法，附录A介绍EDA工具Quartus Ⅱ，附录B介绍硬件描述语言VHDL。《数字逻辑设计》附有光盘，其中包含QuartusⅡ网络版安装软件、《数字逻辑设计》中的图片、表格以及VHDL源代码。

图书信息

内容简介

作者简介

图书目录(第1章 逻辑电路导论 第2章 数字集成电路的基本元件--门电路 第3章 组合逻辑电路的优化实现 第4章 数的表示方法和算术运算电路 第5章 锁存器、触发器和寄存器 第6章 同步时序电路 第7章 异步时序电路 第8章 数字系统设计 附录A DEA工具 Quartus Ⅱ简介 附录B 硬件描述语言VHDL简介 参考文献)

图书信息

书名：数字逻辑设计

作者：薛宏熙

出版社：清华大学出版社

出版时间：2008年10月

ISBN：9787302186090

开本：16开

定价：33.00元

内容简介

《数字逻辑设计》的特点是引入电子设计自动化（Electronic Design Automation，EDA）工具和硬件描述语言VHDL，使理论教学和上机实践相结合，使学习基本原理和掌握设计方法相结合。

《数字逻辑设计》可作为高等院校计算机、自动化、电子工程及相关专业“数字逻辑”课程的教材，也可作为从事相关工作的工程技术人员的参考书。

作者简介

薛宏熙，清华大学计算机系教授。1962年毕业于清华大学自动控制系，毕业后在清华大学任教，其中1985年至1986年作为访问学者在加拿大多伦多大学进修。研究方向为数字系统设计自动化，包括模拟、逻辑综合、高层次综合、形式验证、软硬件协同设计、系统芯片设计工具研究等。讲授过的课程有：数字逻辑、计算机原理、计算机系统结构、数字系统自动设计、VHDL与集成电路设计等。出版著作有《计算机组成与设计》、《数字系统计算机辅助设计》、《数字系统设计自动化》等，译著有《用Spec C做系统设计》、《VHDL简明教程》、《用VHDL设计电子线路》、《数字逻辑与VHDL设计》等。

图书目录

第1章 逻辑电路导论

1.1 开关电路数学表示方法初步

1.1.1 真值表

1.1.2 二进制编码

1.1.3 真值表的常见形式

1.1.4 分析与综合

1.2 逻辑代数

1.2.1 逻辑代数的基本运算

1.2.2 逻辑函数

1.2.3 逻辑代数的基本公式和运算规则

1.3 用与门、或门和非门进行逻辑综合

1.4 公式法化简逻辑函数o

1.5 卡诺图

1.5.1 卡诺图是真值表的图形表示

1.5.2 用卡诺图化简逻辑函数

1.5.3 概念提升

1.6 逻辑函数的标准形式

1.6.1 函数的“积之和”表达式

1.6.2 函数的“和之积”表达式

1.6.3 两种表达形式的互换

1.6.4 包含无关项的逻辑函数的化简

1.7 表格法化简逻辑函数

1.7.1 求质蕴含项集合

1.7.2 求最小覆盖

1.7.3 表格法小结

1.8 解题示例

【本章小结】

【习题】

第2章 数字集成电路的基本元件--门电路

2.1 概述

2.2 TTL集成门电路

2.2.1 TTL与非门简介

2.2.2 TTL与非门的外特性及其参数

2.2.3 集电极开路的与非门

2.2.4 TTL三态门

2.3 MOS场效应晶体管

2.4 MOS门电路

2.4.1 NMOS门电路

2.4.2 CMOS门电路

2.4.3 其他类型的CMOS门电路

2.4.4 CMOS逻辑门电性能分析

2.4.5 不同类型逻辑门的配合问题

2.5 74系列中小规模集成电路芯片

2.6 可编程逻辑器件

2.6.1 可编程逻辑阵列PLA

2.6.2 可编程阵列逻辑PAL和GAL

2.6.3 复杂可编程器件

2.6.4 现场可编程门阵列

2.6.5 可编程开关的物理实现

2.6.6 CPLD和FPGA特点比较

【本章小结】

【习题】

第3章 组合逻辑电路的优化实现

3.1 组合逻辑电路的特点与优化实现

3.2 单输出函数和多输出函数

3.2.1 多输出函数的化简

3.2.2 多输出函数的优化实现

3.2.3 用EDA工具优化实现组合逻辑电路示例

3.3 多级逻辑电路的综合

3.3.1 提取公因子

3.3.2 功能分解

3.4 组合逻辑电路积木块

3.4.1 多路选择器

3．4．2 用LUT构建更大规模的组合逻辑电路

3．4．3 编码器

3．4．4 译码器

3．4．5 数值比较器

3．4．6 算术逻辑运算电路

3．5 组合逻辑电路中的竞争和险象

3．5．1 险象的分析

3．5．2 险象的消除

3．6 解题示例

【本章小结】

【习题】

第4章 数的表示方法和算术运算电路

4．1 数制和编码

4．1．1 数的位置表示法

4．1．2 二进制数和十进制数的相互转换

4．1．3 八进制数的二进制编码

4．1．4 十六进制数的二进制编码

4．1．5 十进制数的二进制编码

4．1．6 格雷码

4．1．7 字符编码

4．1．8 奇偶校验码

4．2 无符号数的加法运算

4．2．1 二进制整数的加法运算

4．2．2 BCD码形式的十进制数加法运算

4．3 有符号数的表示方法和算术运算

4．3．1 二进制定点数的原码表示形式

4．3．2 二进制定点数的补码表示形式和加减运算

4．3．3 二进制定点数的反码表示形式和加减运算

4．4 用EDA工具设计算术运算电路示例

【本章小结】

【习题】

第5章 锁存器、触发器和寄存器

5．1 锁存器

5．1．1 基本R-S锁存器

5．1．2 选通D锁存器

5．2 D触发器

5．2．1 从总体的角度观察D触发器

5．2．2 D触发器和D锁存器的比较

5．2．3 带使能控制的D触发器

5．3 主从D触发器

5．4 其他类型的触发器

5．4．1 T触发器

5．4．2 JK触发器

5．5 寄存器

5．6 设计示例

【本章小结】

【习题】

第6章 同步时序电路

6．1 同步时序电路概述

6．2 同步时序电路的设计

6．2．1 状态图和状态表

6．2．2 状态分配

6．2．3 确定激励函数和输出函数

6．2．4 VHDL行为描述与使用EDA工具设计

6．3 状态化简

6．3．1 完全规定的有限状态机和不完全规定的有限状态机

6．3．2 状态化简算法

6．4 同步时序电路中的竞争和险象

第7章 异步时序电路

第8章 数字系统设计

附录A DEA工具 Quartus Ⅱ简介

附录B 硬件描述语言VHDL简介

参考文献