系列版本(e500v2 e500mc)

应用(PowerQUICC QorIQ)

PowerPC的E500是飞思卡尔（FreeScale）基于Power Architecture的32位微处理器核心。

其核心是与旧的PowerPC系列E规格以及电源ISAv.2.03兼容。它具有双线程，7级流水线的FPU（从版本2.0起），32/32KIB数据和指令的L1高速缓存和256，512或1024KiB的L2前端缓存。速度范围从533MHz到1.5 GHz的核心被设计为高度可配置的嵌入式应用的具体需求和满足多核心运作和接口等功能的辅助应用处理单元（APU）。

E500 的主要应用于在SoC（Systemon a chip）网络处理器的高性能的PowerQUICC III系统，他们都有着一个共同的命名方案，MPC85xx。飞思卡尔的新QorIQ系列就是由PowerQUICC III进化而来，同时也将基于E500系列的内核。

系列版本

e500系列核心有三个版本，即e500v1，e500v2的e500mc。

64位版本的e500mc演变为E5500核心，并于2010年推出。

e500v2

e500v2相对于e500v1的关键改进包括：

物理地址空间从32位（4 GIB）增加至36位（64 GIB）（这种变化意味着，e500v2的设备会使用比e500v1基础设备更先进的BSP，各种外围设备移动到超过2 ^ 32的物理地址）。

增加了1GiB和4 GiB的可变页面文件大小

增加双精度浮点支持。这是与任何其他的PowerPC浮点单元都不兼容，事实上该指令集与字符串和AltiVec指令是重叠的。

使MMU第二级4K页面文件的数组的大小和关联性增加一倍

将数据高速缓存未命中的最大值从3增加至5

增加了基于周期粒度循环的备用时间。

e500mc

飞思卡尔在2008年6月推出在e500mc QorIQ系列芯片。e500mc具有以下特点：

PowerISA v.2.06，其中包括为嵌入式平台提供的管理程序和虚拟化功能。

经典浮点单元已恢复。

在单个芯片上支持任何2到32个内核（不一定是同一类型的内核）。

支持的CoreNet通信构架以连接内核与数据通路加速器。

e500mc内核有独立的L2高速缓存，但是会像L3缓存，内存控制器，应用特定的加速内核，I / O一样，分享其他设施。

应用

PowerQUICC

85XX所有的PowerQUICC设备都基于e500v1或e500v2核心，其中大多数基于e500v2。

QorIQ

2008年6月，飞思卡尔发布QorIQ品牌，其微处理器都基于e500系列内核。