【电子】

数字电路中,把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。不同的元器件形成的数字电路，电压对应的逻辑电平也不同。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电平从0变为1 的那一瞬间叫作上升沿

从1到0的那一瞬间叫作下降沿

在Verilog等语言中，用posedge表述

信号上升沿如果不考虑传输过程中出现变化的话，应该取决于信号产生电路。当然如果是输入数字信号处理后输出（运放算一种情况）数字信号的情况下，输入数字信号应该满足此电路要求（上升沿、下降沿、‘1’时电平电压，‘0’时电平电压，电路最高工作频率等），但输入信号处理后的输出数字信号的特点和前级就没有关系了，此时取决于此数字信号处理电路的输出特性了。

数字信号如果长距离传输的话，在接受端应该能看到数字信号的边沿时间明显变大。原因是传输线存在分布电感电容的关系，此时就相当于类似RC、LC、RLC冲放电路，数字信号在通过这样的等效电路后，边沿就变大了。所以传输距离太远会出现数字信号淹没问题（线压降和线上分布电容电感是出现此情况的主要原因），此时就需要中继器来恢复信号。你想想，如果数字信号处理电路和前级有关系的话。数字信号是非连续量，他受的干扰可以彻底隔绝，而模拟信号是连续量，前级受多少干扰，那么中继器是彻底继承了这些干扰信号，甚至于放大了。