时钟树，是个由许多buffer cell平衡搭建的网状结构，它有一个源点，一般是clock input port，也有可能是design内部某一个cell output pin，然后就是由一级一级的buffer cell搭建而成，具体的多少级，根据你的设置以及所使用的单元而定，目的就是使所用终点的clock skew(一般最关心这个)、insertion delay以及transtion了，满足设计要求。