图书信息

内容简介

目录

图书信息

出版社: 高等教育出版社; 第1版 (2008年2月1日)

丛书名: 普通高等教育“十一五”国家级规划教材，高等学校计算机实践教学系列教材

平装: 196页

正文语种: 简体中文

开本: 16

ISBN: 9787040231236

条形码: 9787040231236

尺寸: 23.2 x 18.6 x 0.8 cm

重量: 322 g

内容简介

《计算机体系结构实验教程》是普通高等教育“十一五”国家级规划教材。《计算机体系结构实验教程》主要介绍使用VHDL语言、FPGA和计算机体系结构实验仪来进行各种计算机设计的实验，内容包括计算机的基本设计方法、计算机体系结构实验仪的结构和使用方法、8位和16位微程序控制计算机设计方法、16位RISC计算机的基本结构和设计方法(包括流水线及相关性)、Cache结构和设计方法。对每种计算机，均以一个样机为例介绍其具体设计和实现方法，并提供了从简单到复杂的多种实验设计题，供读者自由选择。《计算机体系结构实验教程》可作为大专院校“计算机体系结构实验”课程和“计算机组成原理实验”课程的教材。

目录

第一章 计算机的基本设计方法

1.1 计算机硬件的基本结构

1.1.1 运算器结构

1.1.2 控制器

1.1.3 存储器

1.1.4 输入输出设备

1.2 计算机系统结构概述

1.2.1 总线

1.2.2 流水线组织

1.2.3 RISC

第二章 FD-MCES计算机体系结构实验仪结构

2.1 实验仪基本结构

2.2 存储器接口

2.2.1 内存及总线

2.2.2 微程序存储器及使用方法

2.3 打印机和键盘使用方法

2.3.1 键盘等效框图和使用方法

2.3.2 打印机等效框图和使用方法

2.3.3 实验计算机与外部设备的连接使用方法

2.4 观察信号

2.4.1 外部信号

2.4.2 扩展信号

2.5 时钟和初始化

2.5.1 时钟

2.5.2 初始化

2.6 运行方式

2.6.1 单步和扩展单步运行

2.6.2 断点和屏蔽寄存器

2.6.3 跟踪功能

2.6.4 断点运行

2.6.5 连续运行

第三章 FD-MCES软件使用方法

3.1 通用汇编器使用方法

3.1.1 汇编指令定义

3.1.2 汇编程序

3.1.3 汇编软件使用方法

3.2 通用调试器使用方法

3.2.1 软件界面

3.2.2 操作

3.2.3 微程序存储器

3.2.4 RAM

3.2.5 用户配置文件

3.2.6 断点和断点屏蔽

3.2.7 调试功能和使用方法

3.2.8 文本编辑显示功能

3.3 可视化调试和演示软件的使用方法

3.3.1 8位微程序控制单累加器多寄存器CPU结构

3.3.2 FPGA引脚设置

3.3.3 PC机软件界面

3.3.4 FPGA编程方法

第四章 8位微程序控制计算机设计

4.1 8位微程序控制计算机基本结构

4.2 指令系统和CPU结构

4.2.1 CPU的基本功能部件

4.2.2 指令系统和汇编代码

4.3 设计指令流程

4.4 微程序控制实现方法

4.4.1 微程序顺序控制方法

4.4.2 定义微操作信号

4.4.3 定义微指令编码功能

4.4.4 编写微程序

4.5 各功能部件的VHDL程序设计

4.5.1 时钟信号和复位信号

4.5.2 功能部件的VHDL程序设计

4.6 其他操作实现方法

4.6.1 移位操作

4.6.2 间接寻址

4.6.3 比较指令及注意事项

4.6.4 条件转移指令

4.6.5 堆栈和转子指令

4.6.6 I/O状态查询方法

4.6.7 中断及实现方法

4.6.8 扩展UO功能

4.6.9 指令流水线

4.7 调试

4.7.1 数据传送指令

4.7.2 运算指令

4.7.3 跳转指令

4.7.4 I/O操作

4.8 8位多累加器计算机设计方法

4.9 8位微程序控制计算机实验题

第五章 16位微程序控制计算机设计

5.1 16位微程序控制计算机基本结构

5.2 8位与16位微程序控制计算机的区别

5.2.1 指令长度

5.2.2 指令的组织和读出

5.2.3 数据的读出和写入

5.3 指令系统和CPU结构

5.3.1 CPU的基本功能部件

5.3.2 定义指令系统并确定汇编代码

5.4 设计指令流程

5.5 微程序控制实现方法

5.5.1 微程序顺序控制方法

5.5.2 定义微操作信号

5.5.3 定义微指令编码功能

5.5.4 统计每条指令各操作步骤的微程序

5.6 各功能部件的VHDL程序设计

5.6.1 时钟信号和复位信号

5.6.2 功能部件的VHDL程序设计

5.7 其他操作实现方法

5.7.1 移位操作

5.7.2 间接寻址

5.7.3 ALU第二操作数暂存器

5.7.4 比较指令及注意事项

5.7.5 条件转移指令

5.7.6 堆栈和转子指令

5.7.7 I/O状态查询方法

5.8 调试

5.8.1 数据传送指令

5.8.2 运算指令

5.8.3 跳转指令

5.8.4 I/O操作

5.9 16位多累加器计算机设计方法

5.10 16位微程序控制计算机实验题

第六章 16位ARM架构RISC计算机设计

6.1 ARM架构简介

6.1.1 ARM架构结构框图

6.1.2 ARM处理器模式

6.1.3 ARM的流水线

6.1.4 ARM指令系统

6.2 16位ARM架构指令系统和CPU结构

6.2.1 CPU结构

6.2.2 指令系统

6.2.3 指令执行流程

6.3 简单RISC实现方法

6.3.1 寄存器堆

6.3.2 ALU

6.3.3 控制器

6.3.4 CPU模块

6.3.5 观察信号

6.4 其他操作实现方法

6.4.1 移位操作及其实现

6.4.2 各种寻址操作及其实现

6.4.3 转子指令

6.4.4 堆栈指令

6.4.5 I/O和中断

6.5 流水线的实现方法

6.5.1 指令流水线

6.5.2 流水线的相关性及其处理

6.6 16位ARM架构又RISC计算机

实验题

第七章 16位DLX16架构RISC计算机设计

7.1 DLX16指令系统

7.1.1 DLX16的寄存器

7.1.2 寻址方式

7.1.3 指令格式

7.2 简单DLX16基本结构

7.2.1 框图

7.2.2 存储器接口

7.2.3 简单DLX16控制器

7.3 流水线及其实现

7.3.1 设计方法和框图

7.3.2 流水线的结构相关

7.3.3 流水线的数据相关及其处理

7.3.4 流水线的控制相关

7.3.5 DLXl6流水线控制器

7.4 16位DLX16架构RISC计算机

实验题

第八章 Cache及其实现

8.1 Cache基本结构

8.1.1 Cache的结构

8.1.2 Cache放置方法

8.1.3 替换算法

8.1.4 存储器写策略

8.1.5 Cache的优化

8.2 Cache设计概述

8.2.1 实验计算机Cache基本结构

8.2.2 Cache的读出和替换

8.2.3 Cache的写入

8.3 Cache结构和操作

8.3.1 Cache的结构框图

8.3.2 信号

8.3.3 操作过程

8.4 Cache编程实现方法

8.4.1 Cache存储器

8.4.2 Cache控制器和其他电路

8.4.3 支持Cache的CPU设计

8.5 含Cache的RISC计算机实验题

附录一 FD-MCES中U3(XC2S150)脚表

附录二 VHDL及其使用方法

附录三 计算机部件实验

参考文献