时域是描述数学函数或物理信号对时间的关系。例如一个信号的时域波形可以表达信号随着时间的变化。

若考虑离散时间，时域中的函数或信号，在各个离散时间点的数值均为已知。若考虑连续时间，则函数或信号在任意时间的数值均为已知。

在研究时域的信号时，常会用示波器将信号转换为其时域的波形。

时域是真实世界，是惟一实际存在的域。因为我们的经历都是在时域中发展和验证的，已经习惯于事件按时间的先后顺序地发生。而评估数字产品的性能时，通常在时域中进行分析，因为产品的性能最终就是在时域中测量的。如下图2.1所示的时钟波形。

图2.1 典型的时钟波形

由上图可知，时钟波形的两个重要参数是时钟周期和上升时间。图中标明了1GHz时钟信号的时钟周期和10-90上升时间。下降时间一般要比上升时间短一些，有时会出现更多的噪声。

时钟周期就是时钟循环重复一次的时间间隔，通常用ns度量。时钟频率Fclock，即1秒钟内时钟循环的次数，是时钟周期Tclock的倒数。

Fclock=1/Tclock

上升时间与信号从低电平跳变到高电平所经历的时间有关，通常有两种定义。一种是10-90上升时间，指信号从终值的10%跳变到90%所经历的时间。这通常是一种默认的表达方式，可以从波形的时域图上直接读出。第二种定义方式是20-80上升时间，这是指从终值的20%跳变到80%所经历的时间。

时域波形的下降时间也有一个相应的值。根据逻辑系列可知，下降时间通常要比上升时间短一些，这是由典型CMOS输出驱动器的设计造成的。在典型的输出驱动器中，p管和n管在电源轨道Vcc和Vss间是串联的，输出连在这个两个管子的中间。在任一时间，只有一个晶体管导通，至于是哪一个管子导通取决于输出的高或低状态。