| 词条 | 低温多晶硅型TFT |
| 释义 | 元件结构和制程LTPS TFT的元件结构，有N型和P型两种，其中的N型TFT，会利用低掺杂型漏极（lightly doped drain，LLD）来降低元件的漏电流。 LTPS TFT的制作过程：工需要9道掩膜。 第一道掩膜：定义出元件主动区。 第二道掩膜：实行离子注入，以调整N型或P型TFT的截止电压 第三道掩膜：定义出栅极。 第四道掩膜：屏蔽NLDD以及P型TFT的区域，实行离子注入以形成N型TFT的N源/漏极区域，实行离子注入以形成N型TFT的NLDD区域 第五道掩膜：遮蔽N型TFT的区域，实行离子注入以形成P型TFT的P源/漏极区域。 第六道掩膜：形成接触孔。 第七道掩膜：形成漏/源电极。 第八道掩膜：定义出保护绝缘层的接触孔。 第九道掩膜：定义像素电极形状。 栅极与半导体层的位置关系LTPS TFT 的栅极是位于半导体层上方，是所谓的top gate 的结构；二非晶硅型TFT的栅极是位于半导体层下方，是所谓的BOTTOM GATE的结构。这种结构上的不同，使得LTPS TFT 在TFT LCD中应用时，具有以下几点优势。 沟道串联电阻低非晶硅性TFT的沟道与源/漏极位于半导体层的两边，而且有较大的串联电阻，降低TFT 的导电性；而LTPS TFT的沟道，基本上则可直接与源/漏极相连。但是对N型LTPS TFT 而言，为了减小因为漏极电场太大而产生的漏电流会在沟道与源/漏极之间，插入LDD区域，来降低漏极电场。 栅极绝缘膜厚度小按制程顺序，后形成的薄膜必须良好的覆盖先形成薄膜形状的高低台阶差。就非晶硅性TFT而言，栅极绝缘膜必须覆盖栅极金属层，为了扫面线信号延迟的考虑，杀机金属层必须有一定的厚度，是扫描线上的亚像素等效电阻不至于太大，而栅极绝缘膜一般需要比被覆盖的栅极金属层厚度更大，才能完全覆盖栅极金属层，一面常见的短路缺陷的发生；非晶硅性TFT栅极金属层和栅极绝缘膜厚度，一般值各约为200nm与360nm。另一方面，就LTPS TFT 而言栅极绝缘膜只需要覆盖半导体层即可，由于半导体层并不用来作为导线使用，厚度不需要太大，LTPS TFT的半导体层和栅极绝缘膜厚度的一般值各约为50n与100nm。 栅极金属层厚度大非晶硅型TFT的栅极绝缘膜必须覆盖栅极金属层，因此必须考虑两者厚度的取舍，若要增减栅极金属层的厚度，一方面固然可以降低扫描线信号延迟的效应，但也使得栅极绝缘膜的厚度要增加，而使得储存电容的遮光面积变大；相反的，在LTPS TFT 中栅极金属层的厚度却不受到栅极绝缘膜的限制，故而采用较大的厚度可降低电阻和信号延迟效应。 栅极与源/漏极吴重叠非晶硅型TFT 的栅极与源/漏极之间，需要有重叠的区域；但就LTPS TFT 而言，是以离子注入自动对准来形成源/漏极，因此在栅极与源/漏极之间所产生的寄生电容，会比非晶硅型TFT小很多，大幅降低了扫描线电容耦合效应。 激光退火所谓的“低温”多晶硅，是指整个TFT的制程温度都低于玻璃基板可以承受的温度，一般都在450℃一下，这种温度制程之下 沉积的硅薄膜，只能形成结构散乱而充满缺陷的非晶硅，如果想要形成多晶硅薄膜，便须要利用激光退火的制程。在这个步骤中使用激光的波长，要选择在其能量被非晶硅薄膜所吸收，而又不会被作为玻璃基板的二氧化硅所吸收的特定波长，因此可以在低温下，不破坏玻璃基板而将非晶硅薄膜转变成多晶硅薄膜。 |
| 随便看 |
百科全书收录4421916条中文百科知识，基本涵盖了大多数领域的百科知识，是一部内容开放、自由的电子版百科全书。