同步时序

同步时序：即同步时序电路。一种新的时序电路的设计理论与方法,实现了同步、异步电路的设计过程的统一。该方法的特点是直接从时序电路的状态转换图(STD)获得触发器的激励条件和时钟脉冲;设计原理简单,易于理解,使设计更直观清楚,比传统方法简便、快捷,避免了对状态方程、驱动方程的复杂计算;该设计方法过程可以采用程序实现,实现了时序电路设计的程序化、自动化。

时序电路的设计是分析方法的逆过程,是根据给定的状态图或通过对设计要求的分析得到的状态图,设计出时序电路的过程。时序逻辑电路可分为同步和异步,然而采用传统的时序电路的设计方法时,即使是同步时序电路的设计也需要7步,要进行复杂的计算来求状态方程、驱动方程,既繁琐又容易出错;对异步设计就更为复杂了。利用转换系统的特点和性质,提出一种新的时序电路的设计方法。该方法是由待设计系统的要求说明或系统的状态图,根据所选用的触发器,得到该触发器相应的状态变化条件,从而确定触发器的驱动条件和时钟脉冲。