孕龙科技股份有限公司简介

“孕龙科技股份有限公司”Zeroplus Technology Co., Ltd.，于1997年11月由一群在微处理控制程式多年经验的工程师所创立。孕龙科技专精于电玩游戏周边产品设计，以IC Design为核心技术，我们的竞争力，除了来自于本公司对整个产业的了解，本身的Know How外，与合作伙伴良好的互动关系，使本公司能掌握产业的脉动，提前设计出符合市场需求的产品。

在2004年更扩展事业版图跨足电子量测仪器市场，研发团队拥有更进步微处理控制技术，成功开发出具最新专利技术之量测仪器－“PC-Based 逻辑分析仪”；独家创新技术更获得多项专利技术，截至2008年6月日止已申请的国家/单位有：PCT-11件，大陆、日本、加拿大、台湾、印度、法国、美国、英国、新加坡、意大利、 德国、韩国，以上己累积申请了198件专利，其中发明专利(PI)有126件，新型专利(UM)有72件;其间共取得专利68件，持续增加中……。

2005年上市推出以来即成功获得产业界IC上市公司等数百家科技大厂及多间高等教育学府采用作为数位讯号的分析，缔造优异销售成绩，成为台湾市场使用最为广泛的逻辑分析仪。

企业理念

1.绿化产品．品质第一

孕龙科技所有产品均已通过各项安规的认证，诸如美国联邦通讯委员会的FCC认证，欧盟共同标准的CE认证，以及国内经济部标准检验局的EMI、EMC、ESD等测试，更通过了台湾电子检验中心严格的环境评估测试：高低温-40℃~+80℃；95%RH，70℃ 的高温高湿测试，裸机的落摔测试以及200MHz取样频率校验认证，还有呼应电子业界绿色环保潮流也通过RoHS和WEEE认证，显示孕龙科技的逻辑分析仪质量有保障，产品经得起考验，顾客用得安心！

2.创新视野、优质品牌－台湾精品奖的殊荣

孕龙科技以自行研发之ZEROPLUS品牌－逻辑分析仪，相继获得「2006台湾精品奖」及「2009台湾精品奖」的肯定；证明孕龙科技在技术研发、质量管理、市场营销与品牌等各方面俱有国际水平，更彰显ZEROPLUS品牌备受客户推崇与孕龙「创新视野、优质品牌」的价值核心。

3.工程师人手一机－孕龙逻辑分析仪

「最佳量测、最佳质量」是孕龙科技的核心理念；为了提供客户卓越的产品质量我们坚持控制设计程序中的每一细节，不断地设计出创新的产品。而工程师人手一机孕龙逻辑分析仪，更是我们的信念；我们相信，使用孕龙逻辑分析仪进行研发工作，能有效缩短研发时程、减少开发成本及提高产品设计质量，是电子研发人员，电子测试人员，电子电机学生，个人研究工作室最佳的辅助分析工具，也是电子专业教育机构等不可或缺的好教材。

孕龙逻辑分析仪功能介绍

1.具有外部按钮执行逻辑分析仪取样功能

在孕龙逻辑分析仪的硬件上，有一个START的按钮，当逻辑分析仪软件在开启的状态，可利用此按钮来让逻辑分析仪执行取样的动作。此按钮能让您更快速的操作逻辑分析仪取得被测物的资料。

2. 压缩技术

孕龙科技推出波行压缩专利技术，可以在不增加内存的状况下获取更长的波形资料。For Example：设定内存深度为1M，取样率为50MHz。未开启压缩功能时仅可撷取20.972ms，若开启压缩功能后，以同样记忆深度为1M，取样率为50MHz进行取样，则可以将波形时间增加至3.999s，大大的提升了撷取数据量。

3.信号滤波延迟

孕龙科技推出了信号滤波延迟专利技术，信号滤波功能可以将讯号进行条件式的撷取，如下图所述，将A1通道设定滤波条件为高准位，透过上下并列窗口的比较可明显看出两者间的差异，而信号滤波延迟则是能够将信号滤波的条件更加灵活化，使用者可自行设定过滤的时间状态。

For Example：客户端有一组DUT出现Bug，Bug的内容是当程序读取的时候可能会出现读取错误的情况，此时就可以利用信号滤波延迟进行条件式的撷取，藉此进行Bug分析 （读取状态为0X5A、读取命令周期为10us）透过信号滤波延迟功能，逻辑分析仪就可以只针对当0X5A的数值出现后仅撷取命令时间10us，进而分析Bug的发生问题。

4.触发分页技术

孕龙逻辑分析仪加入了触发分页(Trigger Page)的专利技术，Trigger Page简单的说就是将连续又漫长的讯号数据分页。

以目前所设定的内存长度为一页，触发点的所在即为第一页，分析完第一页的数据后，只要被测物的数据每一次都是相同的，且触发状态设定不变，就可以将Trigger Page设为2再重新启动逻辑分析仪，待逻辑分析仪停止撷取数据且完成显示时，波形显示区内的内容即为第二页的数据，第二页的数据就是紧接着第一页结束后的数据。

For Example：设定记忆深度为32K、取样率为200MHz，设定触发分页为1，所撷取讯号的结束点为147.465us，而数据为0X47的前半段，再以相同记忆深度与取样率进行撷取，设定触发分页为2时，所撷取讯号开始点为触发分页1时的结束点147.465us，此时可看见资料0X47的后半段。

5.触发次数计算

孕龙逻辑分析仪加入了触发次数计算（Trigger Counter）的技术，Trigger Counter，的功能是将有一个以上符合触发值的被测信号，使用者可决定触发点是要在第几个符合触发设定的位置进行触发，

第一次碰到触发的设定状态时就触发Trigger Counter就要设定为1（预设），第三次碰到触发的设定状态时才触发Trigger Counter就要设定为3，依此类推。

6.内存分析

孕龙逻辑分析仪加入了内存分析功能(Memory Analyzer)，针对总线中有使用ADDRESS的类别，如IIC、HDQ、3-WIRE、PM、SM、IIC(EEPROM 24LX)…等等，能够将总线中的ADDRESS、READ/WRITE、DATA状态记录于内存分析表中，让使用者进行总线分析时也能够针对ADDRESS、READ/WRITE、DATA加以记录分析。

7.总线协议分析实例 – IIS总线协议分析译码

孕龙科技的I2S总线分析模块，可帮助使用者进行I2S总线分析，透过译码模块可将讯号中的Data-L及Data-R数值直接显示于屏幕上，孕龙科技IIS总线分析模块可依照待测I2S讯号格式让使用者选择Data bit长度为16、20、24、32 bits，方便使用者面对各种不同的I2S讯号均能顺利分析。

产品介绍

LAP-C(322000)

．内部取样频率：100Hz～200MHz

．内存容量：64Mbits

．每信道内存深度：2Mbits

．触发通道 ：32CH

．PC-Based界面

．采USB1.1(2.0)传输供电

．总线封包触发:串行 / 并行

．免费附赠脉波宽度触发模组

LAP-C(32128)

．内部取样频率：100Hz～200MHz

．内存容量：4Mbits

．每信道内存深度：128Kbits

．触发通道 ：32CH

．PC-Based界面

．采USB1.1(2.0)传输供电

LAP-C(162000)

．内部取样频率：100Hz～200MHz

．内存容量：64Mbits

．每信道内存深度：2Mbits

．触发通道 ：16CH

．PC-Based界面

．采USB1.1(2.0)传输供电

LAP-C(16128)

．内部取样频率：100Hz～200MHz

．内存容量：4Mbits

．每信道内存深度：128Kbits

．触发通道 ：16CH

．PC-Based界面

．采USB1.1(2.0)传输供电

LAP-C(16064)

．内部取样频率：100Hz～100MHz

．内存容量：1Mbits

．每信道内存深度：64Kbits

．触发通道 ：16CH

．PC-Based界面

．采USB1.1(2.0)传输供电

LAP-C(16032)

．内部取样频率：100Hz～100MHz

．内存容量：512Kbits

．每信道内存深度：32Kbits

．触发通道 ：16CH

．PC-Based界面

．采USB1.1(2.0)传输供电

LAP-B(702000X)

通道模式:70CH/32CH/16CH

时序量测取样频率:100Hz~333MHz/100MHz~500MHz/200MHz~1GHz

内存容量:140Mbits

每信道记忆深度:2Mbits/4Mbits/8Mbits

触发通道:64CH/32CH/16CH

数据压缩:最大 1Mbits x 4G

触发阶层:16阶

总线封包触发:YES