Intel推出Pentium Pro微处理器，采用了一种新的总线接口Socket 8。新的处理器对多媒体功能提供了很好的支持。

1995年11月1日，Intel推出了Pentium Pro处理器。Pentium Pro的工作频率有150/166/180和200MHz四种，都具有16KB的一级缓存和256KB的二级缓存。它是基于Pentium 完全相同的指令集和兼容性，达到了440 MIPs 的处理能力和5.5 M个晶体管。这几乎相当于比4004处理器的晶体管提升了2400倍。值得一提的是Pentium Pro采用了“PPGA” 封装技术。即一个256KB的二级缓存芯片与Pentium Pro芯片封装在一起 ，两个芯片之间用高频宽的内部总线互连，处理器与高速缓存的连接线路也被安置在该封装中，这样就使高速缓存能更容易地运行在更高的频率上。

例如Pentium Pro 200MHz CPU的L2 Cache就是运行在200MHz，也就是工作在与处理器相同的频率上，这在当时可以算得上是CPU技术的一个创新。Pentium Pro的推出，为以后Intel推出PⅡ奠定了基础。

Intel奔腾Pro

Intel Pentium Pro和Pentium II、Pentium III使用同一微架构——P6微架构。P6微架构包括以下特点：1、采用哈佛结构（L1Cache的指令和数据分离存储）；2、采用DIB机构（MEM总线与L2Cache的总线并行）；3、采用ILP=3、顺序发射乱序执行的超标量结构；4、采用动态执行技术（多路分支预测、数据流控制、推测执行相结合）。超标量流水线由12个功能段组成：

以RISC指令缓冲池(再定序缓冲器)为核心实现。顺便说一下，P6微架构官方给出的是10级“有效”流水线，但是实际流水线级数应该是12级，因为除了第十级的结果写回，还有指令回收就绪、回收段。

· 在译码阶段，把复杂的*86 指令翻译为类似RISC的微操作（uops）

·– 例如把

使用带寄存器重命名的推断乱序超标量引擎执行微操作

·

P6微操作

· 每个微操作有118 位左右的固定格式

– 操作码，两个原操作数，和一个目的操作数

– 源操作数和目的操作数是32位宽，用于保存中间值或操作数

· 简单的译码器只能仅仅处理对应于一个微操作的简单*86

的指令

· 复杂的译码器能处理多达4个微操作的*86 指令

· 复杂的*86 指令有产生微操作序列的微码引擎处理

· 对于SPEC95 基程序,Intel数据表明，每条*86 指令平均

1.2-1.7个微操作，在MSoffice 应用程序上则是1.4-2.0个

P6指令回收

· 当UOP写回ROB,而没有明显异常或误预测时，就可以回

收了

· 数据由ROB写到RRF

· 释放ROB表项，更新RAT

· 微操作按序回收，每个周期最多3 个

· 必须在有效的*86 指令错误点上检查和报告异常

– 复杂指令（如，字符串移动）可能产生数千个微操作

转移目标缓存（BTB）

· 512 个项，4路组关联

· 存储转移目标，和两级用于预测发生/不发生的BHT

· 在BTB 中不存储无条件转移指令

· 正确预测转移时，有一周期的控操作（如果正确的预测不

发生转移，则不会受惩罚）

P6静态转移预测

· 如果BTB 中转移没命中，则执行静态预测

· 后向转移预测采取转移发生，前向转移预测采取转移

不发生

Pentium Pro 对MIPS R10000

· 相对于RISC,CISC预计有30%的命中

– 与原来2.6中“RISC 优点”相比，“RISC 优点”由于乱序核心大大独

立于原始的ISA 而减少了。