张葭 男，1948年6月生，山东文登人。大学毕业。高级工程师。现任北京长城计量测度研究所力学处高级工程师。主要业绩：并行处理可以有效地提高电路的执行速度，因而它成为近十几年来广泛研究的热门课题。本发明提供一种并行计数电路，用该电路对多相时钟并行计数，使得计时分辨率仅为相邻两相时钟的相位差，从而达到不使用价格昂贵的高速器件提高计时精度的目的。本电路可以使用任何一种增导体工艺集成，并对版图设计及工艺条件无特殊要求。使用本发明可以开发一个新的计数器系列产品。例如可研究4路、8路等二进制并行计数器，该计数器由电话与74LS163A联合使用，可构成4路、8路多位二进制并行计数电路。又如研制10路2位进制并行计数器，该计数器与74LS160A联合使用，以构成10路多位十进制并行计数电话。以上多路并行计数器电话中，一般应带有由计时触发引入的误差修正电话，但在计时触发与相触发一致的场合下，该修正电路可以舍去。使用本发明可以生产一种脉宽调制型A/D转换器。该产品集来保和模数转换功能地一体，与具有相同性能其它类型转换器相比，该类型A/D转换电话简单，成本低廉，更具有市场竞争能力。它甚至可以取代那些带有模数转换功能的单片机中的逐次逼近型A/D转换电路，从而降低该单片机的制造成本。作为一项技术，该发明可以应用于其它带有计时电路的系统中。