虞志益，博士、副研究员，于2000年和2003年获复旦大学电子工程系（现微电子学系）学士和硕士，2007年获美国加州大学戴维斯分校(UC Davis)电子与计算机工程系博士。2007年至2008年任职于美国IntellaSys公司。他于2008年底作为复旦大学引进人才成为复旦微电子研究院副研究员。

他的研究兴趣包括高性能、低功耗的数字集成电路设计，以及多核处理器设计。在读博期间，他负责设计了被广泛认可为国际首个采用全局异步局部同步时钟的36核处理器 (AsAP)，此项目被著名杂志EE TIMES 报道；他还参与设计了一167核处理器。在IntellaSys期间，他参与设计采用堆栈式架构的极小面积极低功耗的40核及144核处理器(SEAforth)。他已出版一本专著，发表（录用）论文20余篇，包括国际顶级的会议/期刊如：ISSCC, VLSI Symposium, 2篇JSSC, 3篇TVLSI, IEEE Micro，其中06年的ISSCC论文已被引用30余次。另外他已申请1份专利。

他是2009 ASSCC国际会议SOC组技术委员会成员，2009 ASICON国际会议技术委员会成员，及2009全国大学生电子设计竞赛上海赛区评审专家。