基本信息

简介

目录

基本信息

书名:数字逻辑设计与VHDL描述(第2版)

ISBN:711109955

作者:徐惠民/安德宁

出版社:机械工业出版社

定价:31

出版日期:2004-8-1

版次: 1

开本:787*1092

包装:简装

简介

本书是适应21世纪需要的“数字逻辑设计与VHDL描述”教材。本书在保留“数字电路与逻辑设计”的系统性和完整性基础上，详细介绍了用VHDL硬件描述语言对数字电路和系统进行描述和设计的方法。全书包括数字逻辑设计基础，以CMOS为主的数字集成电路，组合电路的分析、设计和描述，时序电路的分析、设计和描述，可编程逻辑器件，数字系统的描述和设计。全书强调基本概念和基本方法，每章都有相当数量的习题和思考题。本书可作高等院校通信与信息专业的教材，也可作为相关技术人员参`考和培训教材。

目录

第1章 数制与编码

1. 1 进位计数制

1. 1. 1 基数和权

1. 1. 2 2n进制数之间的转换

1. 1. 3 十进制数和2n进制数之间的转换

1. 2 二-十进制编码

1. 2. 1 几种二-十进制编码

1. 2. 2 二-十进制代码的加法

1. 3 格雷 Gray 码

1. 4 差错检测码

1. 4. 1 奇偶校验码

1. 4. 2 五中取二码和六中取二码

1. 5 习题

第2章 逻辑代数基础

2. 1 基本概念

2. 1. 1 逻辑变量和逻辑函数

2. 1. 2 基本逻辑运算

2. 1. 3 导出逻辑运算

2. 1. 4 逻辑函数的表示方法

2. 2 逻辑代数的定理和规则

2. 2. 1 逻辑代数的基本定律

2. 2. 2 常用公式

2. 2. 3 展开定理

2. 2. 4 逻辑代数的三个规则

2. 3 逻辑函数的标准表达式

2. 3. 1 标准与或式

2. 3. 2 标准或与式

2. 3. 3 不完全确定的逻辑函数

2. 4 逻辑函数的化简方法

2. 4. 1 逻辑函数式的化简目标

2. 4. 2 代数化简法

2. 4. 3 卡诺图法化简逻辑函数

2. 5 习题

第3章 集成逻辑门电路

3. 1 概述

3. 1. 1 电压电平

3. 1. 2 正逻辑和负逻辑

3. 2 MOS晶体管

3. 2. 1 MOS晶体管的分类

3. 2. 2 MOS管的三个工作区

3. 2. 3 MOS管的开关时间

3. 3 CMOS反相器

3. 3. 1 CMOS反相器的结构及工作原理

3. 3. 2 CMOS反相器的电压传输特性

3. 3. 3 CMOS反相器的功耗

3. 3. 4 CMOS反相器的开关时间

3. 4 CMOS其他逻辑门电路

3. 4. 1 CMOS与非门

3. 4. 2 CMOS或非门

3. 4. 3 门的输入端数的扩展

3. 4. 4 缓冲门. 与门及或门

3. 4. 5 CMOS与或非门和异或门

3. 4. 6 CMOS传输门

3. 5 CMOS集成电路的输出结构

3. 5. 1 推挽输出

3. 5. 2 三态输出

3. 5. 3 漏极开路输出

3. 5. 4 施密特触发器

3. 6 CMOS逻辑系列

3. 6. 1 HC和HCT系列

3. 6. 2 VHC和VHCT

3. 6. 3 FAC和FACT

3. 6. 4 CMOS电路使用中应注意的问题

3. 7 双极型集成逻辑电路

3. 7. 1 晶体三极管非门

3. 7. 2 肖特基晶体三极管

3. 8 TTL逻辑门电路

3. 8. 1 TTL与非门电路

3. 8. 2 LSTTL或非门

3. 8. 3 TTL系列

3. 8. 4 TTL电路使用中注意的问题

3. 9 ECL逻辑电路

3. 9. 1 基本ECL电路

3. 9. 2 ECL系列

3. 9. 3 ECL电路使用中应注意的问题

3. 10 逻辑门的混合逻辑符号

3. 10. 1 缓冲门的混合逻辑符号

3. 10. 2 与门和与非门的混合逻辑符号

3. 10. 3 或门及或非门的混合逻辑符号

3. 11 习题

第4章 组合逻辑电路

4. 1 组合逻辑电路的分析

4. 1. 1 组合逻辑电路的分析步骤

4. 1. 2 分析举例

4. 2 中规模组合逻辑电路

4. 2. 1 编码器

4. 2. 2 译码器

4. 2. 3 数据选择器

4. 2. 4 加法器

4. 2. 5 数值比较器

4. 2. 6 奇偶校验器

4. 3 组合逻辑电路的综合

4. 3. 1 组合逻辑电路的综合方法

4. 3. 2 组合逻辑电路设计举例

4. 4 组合逻辑电路中的竞争与冒险

4. 4. 1 冒险的分类

4. 4. 2 冒险的检查及消除

4. 5 习题

第5章 VHDL描述组合逻辑电路

5. 1 硬件描述语言VHDL

5. 1. 1 设计过程

5. 1. 2 VHDL语言的基本特点

5. 2 VHDL描述的基本结构

5. 2. 1 实体描述

5. 2. 2 结构体描述

5. 3 数据类型. 运算符和表达式

5. 3. 1 枚举类型

5. 3. 2 数组类型

5. 3. 3 子类型

5. 3. 4 VHDL运算符

5. 3. 5 常量的定义

5. 3. 6 VHDL表达式

5. 4 VHDL的库和包

5. 4. 1 VHDL库的种类和使用

5. 4. 2 程序包

5. 4. 3 库和程序包的引用

5. 4. 4 函数和过程

5. 5 并行处理语句

5. 5. 1 并行赋值语句

5. 5. 2 条件赋值语句

5. 5, 3 选择信号赋值语句

5. 6 顺序描述语句

5. 6. 1 PROCESS语句

5. 6. 2 信号和变量赋值语句

5. 6. 3 分支语句

5. 6. 4 循环语句

5. 7 结构描述语句

5. 7. 1 部件声明语句

5. 7. 2 部件描述语句

5. 7. 3 重复部件的描述

5. 8 VHDL描述组合逻辑电路

5. 8. 1 译码电路的描述

5. 8. 2 三态门的描述

5. 8. 3 编码器的描述

5. 9 习题

第6章 集成触发器

6. 1 触发器的基本特性及其记忆作用

6. 2 电位型触发器

6. 2. 1 基本RS触发器

6. 2. 2 带使能端的RS触发器

6. 2. 3 D触发器

6. 2. 4 锁存器

6. 3 时钟控制的集成触发器

6. 3. 1 主从触发器

6. 3. 2 T触发器

6. 3. 3 边沿触发器

6. 4 触发器的逻辑符号

6. 5 CMOS触发器

6. 5. 1 带使能端D触发器

6. 5. 2 CMOS主从D触发器

6. 5. 3 CMOSJK触发器

6. 6 集成触发器的时间参数

6. 6. 1 建立时间和保持时间

6. 6. 2 时钟信号的时间参数

6. 7 触发器的VHDL描述

6. 7. 1 电位型触发器的VHDL描述

6. 7. 2 钟控型触发器的描述

6. 8 习题

第7章 时序逻辑电路的分析. 设计和描述

7. 1 时序电路基础

7. 1. 1 同步时序电路的分类和描述

7. 1. 2 常用时序电路

7. 2 常用同步时序电路的分析

7. 2. 1 同步时序电路分析的步骤

7. 2. 2 同步计数器的分析

7. 2. 3 移位寄存器及其应用电路的分析

7. 3 常用时序电路的设计

7. 3. 1 基本的设计步骤

7. 3. 2 同步计数器的设计

7. 3. 3 序列信号发生器

7. 3. 4 M序列发生器

7. 4 异步计数器

7. 4. 1 异步计数器的基本形式

7. 4. 2 异步计数器的分析

7. 5 中规模时序集成电路

7. 5. 1 中规模集成计数器

7. 5. 2 中规模计数器的应用

7. 5. 3 中规模移位寄存器

7. 5. 4 中规模移位寄存器的应用

7. 5. 5 时序部件的VHDL描述

7. 6 一般时序电路的分析和设计

7. 6. 1 一般时序电路的分析

7. 6. 2 一般时序电路的设计

7. 6. 3 时序机的VHDL描述

7. 7 习题

第8章 可编程逻辑器件

8. 1 概述

8. 1. 1 专用集成电路的分类

8. 1. 2 PLD的基本结构

8. 1. 3 PLD电路的表示方法

8. 1. 4 PLD的分类

8. 1. 5 PLD的性能特点

8. 2 只读存储器ROM

..........