| 词条 | Hi3512 |
| 释义 | Hi3512 处理器 简介Hi3512是海思半导体推出的一款基于ARM9处理器内核以及视频硬件加速引擎的高性能通信媒体处理器，具有高集成、可编程、支持H.264和MJPEG等多协议的优点，可广泛应用于实时视频通信、数字图像监控、网络摄像机等领域。视频处理单元能够支持H.264 Main Profile、Baseline Profile、MJPEG、JPEG等多种协议的实时编解码；支持H.264编解码90fps@D1；支持高清1.3M Pixels@30fps，支持最大300万象素的Jpeg抓拍。H264 Main Profile强大的编码算法极大的提高了视频质量，并且能够灵活的提供场编码或者帧编码，为客户支持不同的显示终端提供了方便；视频处理单元还支持双码流编码，即MJPEG和H264可以同时编码。图形处理单元能够提供De-interlace算法处理、灵活的运动检测；支持视频、图形缩放；支持OSD。丰富的外围接口方便满足设备规格需求，有效降低整机BOM成本。 Hi3512 芯片主要特点CPU内核 ARM926EJ-S，16KB指令Cache和16KB数据Cache 内嵌2KB指令紧耦合存储器 哈佛结构的32位RISC处理器 内置MMU，支持多种开放式操作系统 工作频率可达到264MHz 视频编解码 H.264 Main Profile@Level3.0编解码 H.264 Baseline Profile@Level3.0编解码 MJPEG/JPEG Baseline编解码 视频处理性能 双码流编码（H.264/MJPEG） 具备320fps@CIF编解码能力 主子码流编解码90fps@D1 支持1.3M pixels@25fps~3M pixels@5fps 支持JPEG抓拍3M Pixels@5fps CBR/VBR码率控制，32kbit/s～20Mbit/s 图形处理 De-interlace前处理 视频、图形缩放 4个区域的前处理OSD叠加 4层视频后处理OSD硬件图像叠加 对比度拉升、色彩增强 4个区域的视频遮挡 宏块级的SAD、MV信息输出，支持灵活的运动侦测 空域、时域去噪 音频编解码 可以通过ARM内核实现多种音频、语音编解码功能 最多16路音频实时编码 支持双向语音对讲 安全引擎 硬件实现AES/DES/3DES多种加解密算法 数字水印技术 视频接口 输入： − 2路BT.656/601 YCrCb 4:2:2，8bit，54MHz − 1路SMPTE296M 720P高清接口，Y/C 4:2:2，16bit − CCD和CMOS数字接口 输出： − 1路BT.656 YCrCb 4:2:2, 8 bits 音频接口 2个I2S音频接口 8/16/32位采样位宽，采样率可配置（4KHz～48KHz） 外围接口 PCI接口 − 符合PCI V2.3通讯协议标准 − 兼容miniPCI − 支持主从模式 3个UART接口、IR接口、I2C接口、SPI主从接口、GPIO接口 SDIO2.0接口 USB 1.1 Host接口、USB 2.0 OTG接口 1个MII接口，支持10/100 Mbit/s网络扩展 支持RTC，RTC可独立供电 外部存储器接口 DDR2 SDRAM接口 − 32/16 bit数据位宽 − 最大支持512MByte NOR Flash接口 − 8 bit数据位宽 − 2个片选，每个片选最大支持32MByte SDK 提供基于Linux SDK包 提供H.264的高性能PC解码库 芯片物理规格 功耗 − 600mW典型功耗 − 支持多级省电模式 工作电压 − 内核电压：1.2V − IO电压：3.3V，容限电压为5V − DDR2 DRAM接口电压：1.8V 封装 − 441 pin TFBGA封装 − 0.8mm管脚间距，19mm×19mm 应用领域及典型应用图 高清网络摄像机IPCamera 网络视频服务器DVS（Digital video server） 硬盘录像机DVR（Digital video recorder） |
| 随便看 |
百科全书收录4421916条中文百科知识，基本涵盖了大多数领域的百科知识，是一部内容开放、自由的电子版百科全书。