在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就成为数值比较器。

数值比较器就是对两数Ａ、Ｂ进行比较，以判断其大小的逻辑电路。比较结果有Ａ＞Ｂ、Ａ＜Ｂ以及Ａ＝Ｂ三种情况。

1．一位数值比较器

１位数值比较器是多位比较器的基础。当Ａ和Ｂ都是１位数时，它们只能取０或１两种值，由此可写出１位数值比较器的真值表：

由真值表得到如下逻辑表达式：　

由以上逻辑表达式可画出如下图所示的逻辑电路。实际应用中，可根据具体情况选用逻辑门。　

2.两位数值比较器　现在分析比较两位数字A1A0和B1B0的情况。　利用1位比较器的结果，可以列出简化的真值表如下：　

为了减少符号的种类，不再使用字母Ｌ，而以（Ai＞Bi）、（Ai＜Bi）、（Ai＝Bi）直接表示逻辑函数。可以由真值表对两位比较器作如下简要概述。　当高位（A1、B1）不相等时，无需比较低位（A0、B0），两个数的比较结果就是高位比较的结果。　当高位相等时，两数的比较结果由低位比较的结果决定。　由真值表可以写出如下逻辑表达式：　

根据表达式画出逻辑图：　

电路利用了１位数值比较器的输出作为中间结果。它所依据的原理是，如果两位数A1A0和B1B0的高位不相等，则高位比较结果就是两数比较结果，与低位无关。这时，由于中间函数（A1＝B1）＝０，使与门G1、G2、G3均封锁，而或门都打开，低位比较结果不能影响或门，高位比较结果则从或门直接输出。如果高位相等，即（A1＝B1）＝１,使与门G1、G2、G3均打开，同时由（A1＞B1）＝０和（A1＜B1）＝０作用，或门也打开，低位的比较结果直接送达输出端，即低位的比较结果决定两数谁大、谁小或者相等。　

二、集成数值比较器

我们以74LS85为例来说明集成数值比较器。

1.集成数值比较器74LS85得功能　集成数值比较器74LS85是４位数值比较器，其功能如下：　

从功能表可以看出，该比较器的比较原理和两位比较器的比较原理相同。两个４位数的比较是从Ａ的最高位A3和Ｂ的最高位B3进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3＝B3，则再比较次高位A2和B2，余类推。显然，如果两数相等，那么，比较步骤必须进行到最低位才能得到结果。　

真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和Ａ与Ｂ的比较结果。其中Ａ和Ｂ是另外两个低位数，IA>B、IA<B和IA=B是它们的比较结果。设置低位数比较结果输入端是为了能与其他数值比较器连接，以便组成位数更多的数值比较器。根据１位数值比较器逻辑表达式可知：

再根据74LS85的功能表可得：

上式与逻辑图一致。由上式可以看出，仅对４位数进行比较时，应对IA＞B、IA＜B和IA=B进行适当处理，即IA＞B＝IA＜B＝0，IA=B=1。　

2.数值比较器的位数扩展

现在来讨论一下数值比较器的位数扩展问题。数值比较器的扩展方式有串联和并联两种。

下图表示两个４位数值比较器串联而成为一个８位数值比较器。

我们知道，对于两个８位数，若高４位相同，它们的大小则由低４位的比较结果确定。因此，低４位的比较结果应作为高４位的条件，即低４位比较器的输出端应分别与高４位比较器的IA＞B、IA＜B、IA=B端连接。

当位数较多且要满足一定的速度要求时，可以采取并联方式。

下图表示16位并联数值比较器的原理图。　

由图可以看出，这里采用两级比较方法，将16位按高低位次序分成４组，每组４位，各组的比较是并行进行的。将每组的比较结果再经４位比较器进行比较后得出结果。显然，从数据输入到稳定输出只需两倍的４位比较器延迟时间，若用串联方式，则16位的数值比较器从输入到稳定输出需要４倍的４位比较器的延迟时间。