β计算机，为通用的32位体系结构：所有寄存器的宽度均为32位，并且在与某个地址起装载时，可以指向按字节寻址的存储器中的任一存储单元。在执行读操作时，寄器31通常为0；在执行写操作时，新值会被舍弃。 建构beta指令元素。

指令编码

异常处理的扩充(异常 XP寄存器 管理模式)

Beta指令集（模型）

指令编码

每条β指令的长度均为32位。所有整数操作均在寄存器之间进行，最多可以带两个源操作数（其中一个可能是一个符号扩展后的16位直接量）以及一个目的寄存器。可以通过不执行任何计算的装载和存储指令来访问存储器。条件转移指令与比较指令的不同之处在于：条件指令会测试某个寄存器的值，而该值很可能是前一条比较指令的结果。

只有两种指令编码类型：不带直接量的和带直接量的。不带直接量的指令包括两个寄存器之间的算术运算指令和逻辑运算指令（将其结果放置在第三个寄存器中）。带直接量的指令包括其他所有运算指令。 与β计算机上的所有有符号数一样，指令的直接量都被表示成二进制补码形式。

异常处理的扩充

为了支持异常指令和特权指令， 需要对上述标准的β计算机体系结构进行以下修改。

异常

β异常表现为三种形式：陷阱、故障和中断。

陷阱和故障都是指令的直接结果（例如，试图执行一个非法的操作码），并且它们是按照程序员的主观意图来进行区分的。陷阱是有意的，通常被用来请求来自操作系统的服务。

故障不是故意的，通常意味着产生了错误的条件。

中断与指令流不同步，通常由外部事件来产生（例如，一个字符显现在输入设备上）。

XP寄存器

寄存器30被专门用作“异常指针”（XP）寄存器。当异常产生时，将更新的PC值写入到XP中。就陷阱和故障而言，是指紧随在造成故障的指令之后的那条指令的PC值；就中断而言，是指紧随在中断发生时准备执行的指令之后的那条指令的PC值。而由XP-4指向的那条指令还没有执行。 由于XP被当作中断结果进行重写的次数很可能是不可预知的，所以在允许中断时，它不能被用户模式程序使用。

管理模式

PC的高位被专门用作“管理”位。指令提取和LDR指令忽略该管理位，将它当作零看待。允许JMP指令清除管理位，但不能对它进行设置，并且其他任何指令都不可能对它产生任何影响。只有因管理位造成的异常才适合对它进行设置。 在对管理位进行清除时，处理器被认为处于“用户模式”。而在用户模式下，中断是允许的。

在对管理位进行设置时，处理器被认为处于“管理模式”。而在管理模式下，中断是禁用的，并且很可能会使用特权指令（参见以下所述内容）。陷阱和故障在管理模式下都具有定义好的实现效果（很可能是致命的）。

由于JMP指令能够清除管理位，所以很可能将某个新值装载到PC中，并且通过采取某个原子动作就可以进入到用户模式。这样，就为从陷阱返回到操作系统提供了某种安全机制，特别是在中断处于挂起状态时更是如此。

Beta指令集（模型）

Opcode|5|5|5|11|

10****|Rc|Ra|Rb|unused

操作类别: Reg[Rc] ← Reg[Ra] op Reg[Rb]

11****|Rc|Ra|literal C(signed)

操作类别: Reg[Rc] ← Reg[Ra] op SXT(C)

两种格式共享的操作码(OPCODE):

ADD SUB MUL* DIV* *optional

CMPEQ CMPLE CMPLT

AND OR XOR

SHL SHR SRA

以操作码区分的指令类别:

OP

OPC

MEM

TC（控制转移）

指令合并达成方法: 累进功能法

每个指令是由一个简单的功能组件成来达成的. 我们将试着实现各个指令类别的数据路径, 然后再将它们合并(使用解多任务器等).

步骤:

1. 操作类指令

2. 存取类指令

3. 跳跃与分流类指令

4. 例外

5. 合并数据路径

缓存器档案之时序

两组组合逻辑式读取端口, 一组时脉控制式写入埠

如果 (举例来说) WA=RA1, 将会怎样?

RD1 会读取 “旧的” Reg[RA1] 之值, 一直到下一个时脉边缘为止.

起始点: ALU 操作

32-位 (4-字节) ADD 指令:

100000|00100|00010|00011|00000000000|

opcode Rc Ra Rb unused

对BETA而言, 表示Reg[R4] ← Reg[R2] + Reg[R3]

首先, 硬件必需能够:

1.读取下一个32-bit指令

2.指令译码(DECODE): ADD, SUB, XOR, 等等

3.从缓存器档案进行读取 (READ) (Ra, Rb) 之操作;

4.执行(PERFORM)指定的操作;

5.将结果写回(WRITE)缓存器档案(Rc).

指令取得/译码

使用计数器来取得(FETCH)下一个指令:

程序计数器 (PC)

1.使用 PC来当作内存地址

2.加4到PC, 然后在单位时脉(MHz)结束时加载新的值

3.从内存取得指令

4.直接使用某些指令字段 (缓存器编号, 16-位之常数)

5.使用 <31:26>位来产生控制讯号

ALU 操作之数据路径

OP: Reg[Rc] ← Reg[Ra] op Reg[Rb]

ALU 操作 (常数存在时)

OPC: Reg[Rc] ← Reg[Ra] op SXT(C)

“储存”指令

ST: Mem[Reg[Ra]+SXT(C)] ← Reg[Rc]

“加载”指令

LD: Reg[Rc] ← Mem[Reg[Ra]+SXT(C)]

JMP指令

JMP: Reg[Rc] ← PC+4; PC ← Reg[Ra]

BEQ/BNE(当相等/不等时, 则JMP(跳跃)) 指令

BEQ: Reg[Rc] ← PC+4; if Reg[Ra]=0 then PC ← PC+4+4*SXT(C)

BNE: Reg[Rc] ← PC+4; if Reg[Ra]≠0 then PC ← PC+4+4*SXT(C)

对以上进行一下归纳:

01****|Rc|Ra|literal C(signed)

LD:Reg[Rc]←Mem[Reg[Ra]+SXT(C)]

ST:Mem[Reg[Ra]+SXT(C)]←Reg[Rc]

JMP:Reg[Rc]←PC+4;PC←Reg[Ra]

BEQ:Reg[Rc]←PC+4;If Reg[Ra]-0 then PC←PC+4+4*SXT(C)

BNE:Reg[Rc]←PC+4;If Reg[Ra]-0 then PC←PC+4+4*SXT(C)

LDR:Reg[Rc]←Mem[PC+4+4*SXT(C)]

“加载相对地址”指令

LDR: Reg[Rc] ← Mem[PC + 4+ 4*SXT(C)]

“加载相对地址”指令有什么好处呢?

我认为程序代码是单纯的, 举例来说, 它们是只读的, 并且存在一个”程序”内存区;

但数据是可读/写的, 而使用以下方法之一来储存

存在STACK中(其实是内部); 或在某些外部变数中; 或存在一个外部的储存堆栈(HEAP).

所以, 为什么一个指令要设计成可以加载”靠近”这个指令的数据呢?

就是当数据是 ”地址”及”其它较大的常数”时。

“加载相对地址”(LDR)指令

LDR: Reg[Rc] ← Mem[PC + 4 + 4*SXT(C)]

例外处理

计划:

1.中断正在执行的程序

2.呼叫例外处理 (就好象一个过程调用)

3.返回并继续执行.

我们希望有可修复的中断以达成:

1.由CPU或系统产生的同步化事件错误 (例如,不合法的指令,除数为0,不合法的内存地址)

捕捉及系统呼叫 (例如, 从外围读取一个字符)

2.由I/O所产生的异步化事件(例如, 键盘键入, 收到封包, 磁盘传输完成)

关键: 对于被中断程序的透明度.

这对异步化中断是最难的

执行方法

例外运作:

1.不要执行现在的指令

2.取而代之的, 假装有一个”强制”的过程调用

3.储存现在的程序计数(PC) (事实上是现在的 PC + 4)

4.用例外向量载入PC

5.同步化例外是0x4, 异步化例外是0x8

然后问题来了，咱是要把现在的PC + 4存到哪呢?

我的方法: 保留一个缓存器 (R30, 也称XP)然后禁止使用者程序使用该缓存。

例外

Bad Opcode: Reg[XP] ← PC+4; PC ← “IllOp”

Other: Reg[XP] ← PC+4; PC ←“Xadr”

控制逻辑

实施方法的选择:

1.以操作码(opcode), 外部跳跃, 以及捕捉逻辑索引的只读存储器(ROM)

2.可程序化逻辑数组(PLA)

3.“随机”逻辑 (例如: 标准组件逻辑闸)