《Xilinx可编程逻辑器件应用与系统设计》以Xilinx公司的产品为蓝本，全面系统地介绍了最新可编程逻辑器件Virtex-5/vinex.4、Spartan-3E/3A/3ADSP、CoolRurmer-Ⅱ等的结构原理、性能特点与设计方法，详细介绍了ISE10.x集成化设计工具的特点和使用方法，重点介绍了FPGA/CPLD在数字系统设计、嵌入式处理器设计、高速串行数据通信等方面的应用，同时，还对高速电路设计与信号完整性问题进行了深入探讨。

版权信息

编辑推荐

目录

版权信息

书 名: Xilinx可编程逻辑器件应用与系统设计

作　者：孙航 于联锋

出版社： 电子工业出版社

出版时间： 2008

ISBN: 9787121070082

开本： 16

定价: 68.00 元

编辑推荐

《Xilinx可编程逻辑器件应用与系统设计》既是从事消费类电子产品设计、通信系统设计、嵌入式处理器系统设计及控制设备开发设计人员不可或缺的、针对性非常强的技术书籍，又可作为逻辑和专用集成电路设计相关专业高年级本科及研究生教学参考书。

目录

第1章ISE10.x设计工具简介和使用

1.1概述

1.2设计流程t

1.3使用ISE10.x软件

1.3.1概述

1.3.2工程创建和实现

1.3.3EDIF设计输入

1.3.4设计工具小结

1.4Xilinx综合技术XST

1.4.1XST综述

1.4.2设置XST属性

1.5ISE工具的实现策略

1.5.1综述

1.5.2Implement属性

1.6配置工具iMPACT

1.6.1使用iMPACT生成PROM文件

1.6.2使用iMPACT下载配置文件

1.7本章小结

第2章ISE10.x的辅蹴蚶工具

2.1概述

2.2结构化设计向导和IP核生成工具

2.2.1在ISE10.x工具中使用CoreGenerator

2.2.2用CoreGenerator工具建立一个新的工程

2.2.3CoreGenerator工具中的存储器编辑器

2.3布局规划器

2.3.1布局规划器概述

2.3.2布局规划器的功能和应用

2.3.3使用布局规划器

2.4FPGA底层编辑器

2.4.1FPGA底层编辑器概述

2.4.2使用FPGA底层编辑器

2.5集成化逻辑分析工具

2.5.1集成化逻辑分析工具简介

2.5.2集成化逻辑分析工具的组成和设计流程

2.5.3使用ChipScopePro

2.6XPower功耗分析工具

2.6.1XPower概述

2.6.2使用XPower

2.7引脚和区域约束编辑器

2.7.1使用PACE工具

2.7.2PACE的SSO分析和DRC功能

2.7.3PACE时序分析功能

2.8本章小结

第3章工具命令行语言（Tcl）

3.1Tcl工具语言和ISE开发工具中的Tcl功能

3.2ISE中的Tcl功能

3.2.1从图形界面方式转换到Tcl命令行方式

3.2.2利用ISE中的Tcl功能控制版本

3.2.3ISElO.1提供的其他Tcl命令

3.3本章小结

第4章约束设计与时序分析

4.1概述

4.2时序约束和分析

4.2.1周期约束

4.2.2输入偏移约束

4.2.3输出偏移约束

4.2.4特定约束FROMTO

4.2.5分组约束

4.3约束编辑器

4.4时序分析器

4.4.1时序分析器的用户界面

4.4.2使用时序分析器

4.5本章小结

第5章可编程逻辑器件的高级设计

5.1概述

5.2智能化编译技术

5.2.1Partition技术

5.2.2SmartGuide技术

5.3时序收敛技术Xplorer

5.3.1Xplorer

5.3.2在ISE工具中使用Xplorer

5.3.3SmartXplorer‘技术

5.4本章小结

第6章嵌入式设计工具EDK

6.1EDK简介

6.2创建新项目

6.3XPS工具

6.4硬件平台

6.5自定义IP核

6.6软件平台与SDK

6.7实现并下载设计

6.8调试设计

6.9EDK嵌入式系统设计范例

6.9.1使用BSB创建一个初始的设计

6.9.2在XPS中完成设计

6.9.3在设计中添加ChipscopeILA逻辑分析仪内核

6.9.4验证设计

6.9.5XMD

6.9.6下载程序及源代码级调试

6.9.7调试源代码

6.9.8关于SDK

6.9.9使用ChipScope协同调试

6.10本章小结

第7章Xilinx存储器控制器接口技术

7.1概述

7.2使用MIG

7.3MIG工具的调试功能

7.4本章小结

第二部分Virtex高性能平台级可编程逻辑器件体系架构和应用

第8章Vrtex-5系列器件架构及描述

8.1概述

8.2Virtex-5系列器件架构和特性

8.2.1Virtex-5系列器件特性

8.2.2Virtex-系列器件逻辑架构

8.2.3乘法器模块DSP48E简介

8.2.4高速收发器模块RodketIOGTP简介

8.2.5Virtex-5器件的时钟资源

8.2.6Virtex-5器件的时钟管理器模块CMT

8.2.7Virtex-5I/O模块

8.3本章小结

第9章Virtex-系列器件架构及描述

9.1概述

9.2Virtex-4系列器件架构和特性

9.2.1Virtex-4系列概述

9.2.2Virtex-4的逻辑架构

9.3本章小结

第三部分采用Xilinx可编程逻辑器件的系统级设计

第10章Xilinx可编程逻辑器件设计技巧

10.1概述

10.2时钟设计

10.2.1时钟设计概述

10.2.2片内时钟的设计

10.2.3系统时钟的设计

10.3复位设计

10.3.1同步复位及异步复位

10.3.2全局复位及局部复位

10.4同步设计与提高器件的工作速度

10.4.1同步设计

10.4.2提高器件工作的速度

10.5FIFO设计

10.6应用SRLC16

10.7状态机设计

10.8可编程逻辑器件FPGA的配置

10.8.1FPGA器件配置模式

10.8.2FPGA认器件配置流程

10.8.3配置FPGA器件时的常见问题

10.9可编程逻辑器件的电源、接地及去耦网络设计

10.9.1电源设计的重要性

10.9.2几种典型的电源电路

10.9.3去耦（旁路）电容设计

10.9.4接地设计

10.10本章小结

第11章XtremeDSP设计

11.l概述

11.1.1FPGA高性能数字信号处理能力的来源

11.1.2Xilinx的数字信号处理解决方案

11.2Virtex5DSP单元功能描述及应用

11.2.1DSP48E功能描述

11.2.2应用DSP48E

11.3Span-3-ADSPDSP48A单元功能描述及应用

11.3.1DSP48A操作简介

11.3.2应用DSP48A预加器

11.4本章小结

第12章高速电路设计和信号完整性分析

12.1信号完整性的提出

12.2传输线对信号质量的影响

12.2.1传输线

12.2.2信号的边沿速率

12.2.3同步切换噪声和地线反弹

12.2.4串扰

12.2.5反射、振铃和环绕振荡

12.2.6正确认识信号完整性问题

12.3高速电路设计和端接技术

12.3.1阻抗匹配原理

12.3.2典型的传输线端接方案

12.3.3Xilinx器件的阻抗匹配和信号完整性方案

12.3.4阻抗端接技术的仿真分析

12.4本章小结

第13章高速数据通信接口和设计技巧

13.1概述

13.2SPI

13.2.1SPI原理

13.2.2SPI应用及设计技巧

13.3.3SFI

13.3.1SFI原理

13.3.2SFI应用及设计技巧

13.4ChipSync源同步技术

13.4.1源同步技术原理

13.4.2源同步技术应用

13.5LVDS原理及应用

13.6本章小结

第四部分低成本高性能的Spartan-3系列器件和应用

第14章Spartan-3、Spartan-3E及Spartan-3A/AN系列器件架构及描述

14.1概述

14.2Spartan-3系列FPGA

14.3Spartan-3E系列FPGA

14.4Spartan-3A/AN系列FPGA

14.5Spartan-3器件结构描述

14.6本章小结

第15章PicoBlaze8位嵌入式微控制器

15.1概述

15.2PicoBlaze的逻辑结构

15.2.1通用处理器的基本结构

15.2.2PicoBlaze处理器的基本结构

15.2.3PicoBlaze处理器的指令系统

15.3PicoBlaze设计流程

15.3.1设计PicoBlaze处理器

15.3.2PicoBlaze处理器设计流程

15.4重新定制PicoBlaze处理器和设计范例

15.4.1定制新的PicoBlaze处理器

15.4.2CoolBlaze处理器设计范例

15.5本章小结

第16章面向低成本和消费类应用的完美器件——spartan3系列

16.1概述

16.2利用Sparran-3系列产品实现安全的解决方案

16.2.1使用SpartanFPGA实现灵活的低成本安全解决方案

16.2.2DeviceDNA操作

16.2.3采用DeviceDNA在Spartan-3AFPGA中保证实现安全

16.2.4采用DeviceDNA和Flash存储器ID保证安全

16.2.5Spartan-3A/3AN/3ADSPFPGA应用中的高级安全机制

16.2.6总论

16.2.7基于Spartan-3AStarterKit设计范例

16.3Spartan-3A实现Multi-Bootloacl多引导设计

16.3.1多引导的关键模块ICAP

16.3.2多引导设计范例

16.4本章小结

第五部分CoolRunner-ⅡCPLD器件特性和应用

第17章CoolRunner-Ⅱ系列器件架构及其描述

17.1概述

17.2CoolRunner-Ⅱ器件的逻辑结构

17.2.1功能模块

17.2.2高级内部互连矩阵

17.2.3输入/输出模块

17.2.4时钟分频器模块

17.3CoolRunner-Ⅱ器件的时序模型

17.3.1时序模型描述

17.3.2时序模型设计范例

17.4CoolRunner-Ⅱ器件的设计和使用

17.4.1使用双沿触发寄存器

17.4.2使用时钟分频器

17.4.3使用频率合成

17.4.4应用门控功能

17.4.5使用施密特触发器

17.4.6应用输入/输出标准

17.4.7设置输入/输出引脚为参考电源的输入引脚

17.5本章小结

第18章利用CoolRunner-Ⅱ器件的高级特性降低产品的成本

18.1概述

18.2采用CoolRunner-Ⅱ实现IrDA和UART设计

18.2.1功能描述

18.2.2IrDA和UART设计

18.2.3IrDA和UAI盯接口

18.2.4设计范例的实现

18.3采用CoolRunner-Ⅱ实现串行ADC接口

18.3.1功能描述

18.3.2设计范例和实现

18.4CoolRunner-Ⅱ器件实现无线收发器

18.4.1功能描述

18.4.2发送器模块设计

18.4.3接收器模块设计

18.4.4设计范例和实现

18.5采用CoolRunner-Ⅱ实现SmartCard读卡器

18.5.1功能描述

18.5.2ISO7816SmartCard标准

18.5.3设计范例及其实现

18.6采用CoolRunner-Ⅱ实现I2C总线控制器

18.6.1功能描述

18.6.2I2C接口协议

18.6.3I2C总线逻辑

18.6.4微处理器接口逻辑

18.6.5工作流程

18.6.6设计范例及其实现

18.7使用CoolRunner-Ⅱ器件实现SPI主控制器

18.7.1功能描述

18.7.2SPI主控制器的实现

18.7.3SPI和微处理器接口

18.7.4设计范例和实现

18.8键盘扫描控制器

18.8.1功能描述

18.8.2设计范例和实现

18.9NANDFlash存储器接口控制器

18.9.1功能描述

18.9.2设计范例和实现

18.10采用CoolRunner-Ⅱ实现低功耗IDE控制器

18.10.1功能描述

18.10.2IDE总线接口和协议

18.10.3设计范例和实现

18.11多SD卡接口的实现

18.11.1功能描述

18.11.2设计范例和实现

18.12本章小结

……