| 词条 | 隔离技术 |
| 释义 | § 正文 双极型集成电路隔离法 主要有PN结隔离、介质隔离和两者混合隔离三类。 ①PN结隔离：利用反向偏压下PN结的高阻特性实现隔离的方法。这是最常用的一种隔离方法。以 NPN晶体管为主的双极型集成电路的典型工序是,先在P型单晶片上选择扩散N+埋层，再生长N型外延层,氧化后进行光刻，暴露出隔离区（元件区以外部分）。接着，向隔离区内扩散P型杂质直至与P型衬底连通。这样,上述N型外延层就被P型衬底和隔离区分割成一个个小岛,通常称作隔离岛（图中a）。然后，在岛内制作电阻、晶体管等元件。P型衬底通常接电路中的最低电位，因而保证了岛边界上的PN结处于反向偏置。这样，PN结的反向势垒就将各元件有效地隔离。PN结隔离的优点是工序简单、成本低；缺点是它的结电容大，高频性能差，存在着较大的PN结反向漏电和寄生晶体管效应。 隔离技术 ②介质隔离：用电绝缘性能良好的电介质（如二氧化硅）使元件间彼此电绝缘的隔离方法。它通过氧化、刻槽、埋层扩散、淀积二氧化硅和多晶硅，并经磨、抛背面的单晶等工序完成隔离（图中 b）。此法以二氧化硅作绝缘层,具有隔离耐压高（大于200伏）、漏电小（一般仅皮安量级）、寄生电容小、无寄生晶体管效应等优点，适用于制作耐压高、速度快的集成电路。缺点是工艺复杂，研磨工序难以精确控制，集成度不高。 ③介质和PN结混合隔离：这种方法的特点是岛侧壁为介质隔离,底部为PN结隔离。典型的是等平面隔离,也称氧化物隔离或局部氧化隔离。此法是用氧化速度极慢的氮化硅掩蔽岛区进行选择氧化，使隔离区生成厚二氧化硅实现岛侧壁隔离。主要工序是在已扩散N+埋层的单晶上生长一层1～2微米的薄外延层；然后淀积二氧化硅和氮化硅，经光刻暴露出隔离区并挖槽，使其深度约为外延层厚度的一半。随后,热氧化生长厚二氧化硅层,将槽填平并使各岛隔离（图中 c）。此法的特点是硅片表面平坦，适用于微细线条光刻，集成度高，隔离岛电容小。此外，利用改进的等平面工艺还能制作所谓壁围发射极结构的小尺寸晶体管，使电路的性能大大改善。等平面隔离方法广泛地应用在许多高速大规模双极存储器和亚毫微秒数字逻辑电路的制造。混合隔离的另一种方法是垂直各向异性腐蚀隔离。各向异性腐蚀液（如联氨水溶液）对(100)晶面硅的腐蚀速率比对（111）晶面硅的快（约快30倍）。垂直各向异性隔离就是利用这一特性在表面为(100)晶面的硅片上，将隔离区腐蚀成V形槽并穿透外延层使之实现岛侧壁隔离（图中 d）。V 形槽的侧壁与表面的夹角为54.7°，这使表面起伏不平。为了防止金属布线断裂，可采用梁式引线,也可以用多晶硅填充V形槽使表面平坦。V形槽隔离的主要优点是隔离区基本无横向扩张,集成度高，隔离岛电容小。此外，还有U形槽隔离,或深沟隔离，它采用反应离子刻蚀技术将隔离区腐蚀成具有垂直壁的U形槽,然后通过氧化、淀积多晶硅、等离子刻蚀等工序将槽填平并实现隔离（图中 e）。由于隔离区的壁是垂直的，槽区可做得很窄，同时还有效地减少了等平面隔离所固有的鸟嘴结构的影响，从而大大提高集成度。此法适用于超大规模集成电路的制造。 除这几种主要隔离方法外，还有集电极扩散隔离、对通隔离、掺金隔离、多晶硅隔离、自隔离、双外延介质隔离、空气隔离、阳极氧化隔离、多孔硅隔离等方法，但应用并不普遍。 MOS 型集成电路隔离法 原则上，MOS 集成电路各元件、器件之间是自隔离的。为了避免金属连线下的晶体管导通和漏电，对场区仍有特殊的要求。通常，场区的开启电压比电路中所能出现的最高电压（包括自举电路中可能的电压）高得多时，才能实现有效的隔离。通用的办法是，通过等平面工艺加厚场区的氧化层（比栅氧化层厚10～20倍），同时通过离子注入使场区掺杂比衬底掺杂浓度提高1～2个数量级。对于CMOS电路（见互补金属-氧化物-半导体集成电路），由于存在P沟和N沟两种MOS晶体管,还需要制作专门的阱（N阱或P阱）加以隔离。这部分隔离实际上是PN结隔离，因此会引起寄生PNPN闸流-闸锁效应（见PNPN闸流管）,须在设计时加以考虑。 SOS电路制作在蓝宝石绝缘衬底上,元件的隔离通过刻蚀掉元件区外的硅外延薄层实现。采用这种隔离技术的寄生效应最小。 砷化镓电路以半绝缘材料为衬底。在有导电外延层的情况下，采用腐蚀掉隔离区导电层的办法实现隔离。在以选择性离子注入形成岛区的平面工艺中，毋需另加隔离工序，半绝缘的衬底本身就起着隔离作用。 § 配图 § 相关连接 |
| 随便看 |
百科全书收录594082条中文百科知识，基本涵盖了大多数领域的百科知识，是一部内容开放、自由的电子版百科全书。