词条 | 并联终端匹配 |
释义 | 理论并联终端匹配的理论出发点是在信号源端阻抗很小的情况下,通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹 配,达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。 特点原则并联终端匹配后的信号传输具有以下特点: A 驱动信号近似以满幅度沿传输线传播; B 所有的反射都被匹配电阻吸收; C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。 在实际的电路系统中,芯片的输入阻抗很高,因此对单电阻形式来说,负载端的并联电阻值必须与传输线的特征阻抗相近或 相等。假定传输线的特征阻抗为50?,则R值为50?。如果信号的高电平为5V,则信号的静态电流将达到100mA。由于典型的TTL或 CMOS电路的驱动能力很小,这种单电阻的并联匹配方式很少出现在这些电路中。 双电阻形式的并联匹配,也被称作戴维南终端匹配,要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输 线的特征阻抗相匹配,每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力,两个电阻值的选择必须遵循三个原则: ⑴. 两电阻的并联值与传输线的特征阻抗相等; ⑵. 与电源连接的电阻值不能太小,以免信号为低电平时驱动电流过大; ⑶. 与地连接的电阻值不能太小,以免信号为高电平时驱动电流过大。 并联终端匹配优点是简单易行;显而易见的缺点是会带来直流功耗:单电阻方式的直流功耗与信号的占空比紧密相关?;双 电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外,单电阻方式 由于驱动能力问题在一般的TTL、CMOS系统中没有应用,而双电阻方式需要两个元件,这就对PCB的板面积提出了要求,因此不适 合用于高密度印刷电路板。 |
随便看 |
百科全书收录4421916条中文百科知识,基本涵盖了大多数领域的百科知识,是一部内容开放、自由的电子版百科全书。