POWER5(基本资料 历史 详细资料)

POWER5+

POWER5

基本资料

上市年份　2004年

设计公司　IBM

处理器频率　1.5 GHz至2.3 GHz

制造工艺　130 nm至90 nm

指令集构架　PowerPC v.2.02

核心数　2

L1缓存　32+32 KB/core

L2缓存　1.875 MB/chip

L3缓存　36 MB/chip (off-chip)IBM POWER5是IBM公司继POWER4处理器之后的产品。

POWER5由POWER4改良而来。相比于POWER4，POWER5增加了对对称多线程(SMT)的支持，并且在芯片上集成了内存控制器。此外，POWER5是一款双核处理器，其中每个处理核心可以处理一路物理线程，以及两路逻辑线程。因此，POWER5具有两物理线程以及四逻辑线程的处理能力。

历史

POWER5的技术细节首先在2003年的Hot Chips会议上公布。不过，直到2003年10月14号的微处理器论坛上（Microprocessor Forum），POWER5的完全细节才正式公布出来。

POWER5并没有公开销售，而是由IBM及其合作伙伴在其开发的系统内部使用。第一款基于POWER5的系统于2004年发布，主要与Intel公司的Itanlium 2，以及太阳公司（Sun）的UltraSPARC IV，富士通公司（Fujitsu）的SPARC64 V争夺高端服务器市场。

2005年，POWER5由其继任者POWER5+取代。

详细资料

POWER5是POWER4的继任者。POWER5实现了对称多线程（simultaneous multithreading，SMT)，可以同时执行两路线程。不过POWER5也可以通过关闭SMT的方式来优化当前任务。

由于POWER5的寄存器是多线程间共享的，因此，POWER5增加了寄存器数量，以降低共享带来的性能损失。比如数据寄存器方面，整数寄存器和浮点寄存器就由POWER4时代的80个和72个，增长到了120个。浮点指令寄存器容量也由20条增至24条。L2缓存增大至1.875MB，10路组相连。L3缓存从由其它芯片连接，变为封装在处理器内部，并且容量也增至36MB。L3缓存由两个核心共享（与POWER4同），并通过128位全双工，工作频率为处理器一半的总线访问。

POWER5整合的内存控制器，最大可以支持到64GB的DDR或是DDR2内存。它通过高速串行总线连接DIMM内存模块和处理器。

POWER5核心大小为389 mm，集成了2760万个晶体管，采用IBM的130纳米SOI COMS铜互连工艺。POWER5核心可以采用DCM（Dual Chip Module）或者MCM（Multi Chip Module）封装。DCM封装一个POWER5核心及一个L3缓存核心。而MCM封装四个POWER5核心以及四个相应的L3缓存核心，其封装后尺寸大概达到95毫米*95毫米。

POWER5+

POWER5+是POWER5的改进版本。该处理器于2005年10月4日发布。

由于POWER5+使用了90纳米工艺制造，其核心面积由POWER5的389mm 缩小至 243mm。因此，POWER5+比POWER5更加省电。

最初的版本，POWER5+与POWER5保持了相同的工作频率，为1.5至1.9GHz。但在2006年2月14号，及7月25号，IBM又将POWER5+的工作频率分别提升到2.2GHz和2.3GHz。

在封装方面，POWER5+与POWER5保持一致。不过POWER5+也可以采用QCM（Quad Chip Module）封装。QCM可以封装两个POWER5+核心及两个L3缓存的核心（每个POWER5+使用一个L3缓存）。该四核心的处理器工作频率为1.5GHz至1.8GHz。