半导体Si、Ge晶体中最简单的一种位错就是60度棱位错。因为在(111)晶面内，位错线的方向是<110>方向，该方向与晶面滑移方向互相构成60度的夹角，故有60度棱位错之称。

60度棱位错对半导体性能的影响：

①该位错线上存在有一串悬挂键, 可以接受电子而成为一串负电中心, 起受主作用，也可以失去电子而成为一串正电中心, 起施主作用；这些受主或施主串形成的能级实际上组成一个一维的很窄的能带。实验测得的位错能级是[Ev+(0.06±0.03)eV](Si中) 和 [Ec下(0.2~0.3)eV](Ge中), 都起受主作用(深受主能级)。不过, 单纯的位错即使浓度达到105/cm2,它所提供的载流子浓度也只是约1012/cm3，故对半导体的导电性能的影响实际上不大；但是, 当位错密度较高时, 它将对n-型半导体中的施主有补偿作用, 使电子浓度降低（对p-型半导体未发现位错的补偿作用）。

②由于棱位错周围存在有张应变和压应变, 则棱位错将使得能带发生禁带宽度的变窄和变宽，即产生形变势。

③位错所造成的晶格畸变是散射载流子的中心, 将严重影响载流子的迁移率; 不过在位错密度<108/cm2时, 这种散射作用可忽略。但在n-型Si中, 位错作为受主中心电离后即形成一条带负电的线, 这将对载流子产生各向异性的散射作用。

④位错在半导体中形成的都是深能级, 起复合中心作用，将促进载流子复合、减短少数载流子寿命。

⑤将促进杂质的沉积：位错应力场与杂质的相互作用, 使得杂质优先沿位错线沉积; 特别是在Si中溶解度小、扩散快的重金属杂质 (Cu、Fe、Au等), 更容易沉积在位错线上。这就将形成大量的深能级复合中心, 甚至引起导电通道。如果有一定量的C、O或N原子沉积在位错线上 (实际上是处于某种键合状态), 可以“钉”住位错, 使得位错不易滑移和攀移, 这将使Si片的强度大大提高。[1]