医学李华伟(个人简历 医学生涯)

中国科学院计算技术研究所研究员(学习及工作经历 国内外学术任职情况 现研究内容及主要工作 主要科研成果及获奖情况 研究方向)

医学李华伟

个人简历

男,1963年生，973首席科学家，教育部长江学者特聘教授，国家杰出青年基金和上海市浦江学者计划获得者。1997年毕业于武汉同济医学大学，获博士学位，同年进入上海医科大学附属眼耳鼻喉科医院临床医学博士后流动站，在我国著名耳鼻喉科专家王正敏教授指导下从事博士后研究工作。2002年赴美国哈佛大学医学院从事博士后研究工作，重点研究听觉医学及听觉重建，2004年被哈佛大学医学院附属麻省眼耳医院聘为研究员(PrincipalInvestigator)。现为复旦大学附属眼耳鼻喉科医院耳鼻喉科教授，《临床耳鼻咽喉科杂志》，《听力学及言语疾病杂志》，《中华儿科杂志》编委及《中华耳鼻喉科-头颈外科杂志》通讯编委，美国耳鼻喉研究学会会员。

医学生涯

长期从事听觉医学的临床和研究工作，具有丰富的临床工作经验和扎实的科研能力，尤其在听觉损伤和修复研究领域取得了丰硕的成果，并已达到了国际领先水平。科研创新能力强，相继取得了一系列高水平的研究成果，以课题负责人先后申请获得国家自然科学基金、上海市重点基础研究项目、上海市科委科研基金、卫生部课题基金、国家教委博士点课题、中国博士后科研基金等项目，以第一作者和通讯作者在自然-医学(Nature Medicine)、美国科学院学报（Proceedings of National Academy of Sciences，PNAS）、分子医学进展（Trends in Molecular Medicine）等国际著名期刊发表了听觉修复相关研究论文40余篇（其中6篇论文获得封面照片和重点介绍的第一导读）。作为课题负责人和第一完成者主持的“内耳发育及毛细胞再生的研究”课题2004年经过上海市科委组织的鉴定，评定为国际领先水平。“内耳毛细胞凋亡和再生” 获1999年上海市博士后生命科学论文三等奖，“耳显微外科及其相关基础研究”获2003年中华医学科技奖二等奖和2003年上海市科技进步二等奖。作为主要完成人获国家科技进步奖二等奖，获国际发明专利一项。其研究团队入选2010年度教育部创新团队，2011年获得国家973课题“感音神经性聋发病机制及干预措施的基础研究”，并受聘为973计划项目首席科学家。

中国科学院计算技术研究所研究员

学习及工作经历

1992年9月-1996年7月 湘潭大学，计算机科学与技术专业，本科毕业；

1996年9月-1999年7月 中国科学院计算技术研究所，计算机应用技术专业，硕士毕业；

1999年9月-2001年7月 中国科学院计算技术研究所，计算机应用技术专业，博士毕业；

2001年7月至今，就职于中国科学院计算技术研究所，现为中科院计算机系统结构重点实验室副研究员、博士生导师。

国内外学术任职情况

2000年，加入IEEE Computer Society，现为IEEE Member；

2004年10月，任中国计算机学会(CCF)容错专业委员会委员，现为CCF第六届容错专业委员会秘书长。

担任2007年IEEE亚洲测试会议(ATS07)程序委员会合作主席、2003年 IEEE 4th WRTLT程序委员会主席；2006年第四届中国测试会议程序委员会主席、2004年第三届中国测试会议程序委员会合作主席。

现研究内容及主要工作

主要从事VLSI测试、可靠设计、模拟验证、可信计算领域的应用基础研究工作。主持完成国家自然科学基金1项，国家863项目1项。目前在研课题有国家973课题1项，国家自然科学基金面上项目2项，国家863课题1项。

1. 国家973课题：高性能处理芯片的设计验证与测试，2005年12月-2010年12月。

2. 国家自然科学基金面上项目：避免过度测试的时延测试方法，2008年1月-20010年12月。

3. 国家自然科学基金面上项目：面向串扰的时延测试，2007年1月-2009年12月。

4. 国家863项目：可信计算平台软硬件系统安全测试评估模型、测试方法以及测试自动化技术，2007年7月-2010年12月。

主要科研成果及获奖情况

科研成果

发表SCI论文11篇，EI论文20余篇，IEEE国际会议论文30余篇。获得3项发明专利授权、9项软件登记。

获奖情况

1. 作为“龙芯CPU研究集体”主要成员，荣获2003年度中国科学院杰出科技成就奖。

2. 论文荣获2005年SONY Research Award二等奖。

3. 2002年度、2006年度计算所优秀员工。2004年度优秀共产党员。

4. 2001年中国科学院“院长奖学金特别奖”。

5. 2001年“微软学者”称号。

代表性学术论文

1. Huawei Li, Peifu Shen, and Xiaowei Li, “Robust Test generation for Precise Crosstalk-induced Path Delay Faults,” IEEE 24th VLSI Test Symposium (VTS06), Berkeley, CA, USA, pp.300-305, May 2006.

2. Huawei Li, and Xiaowei Li, “Selection of Crosstalk-induced Faults in Enhanced Delay Test,” Journal of Electronic Testing: Theory and Applications, Vol.21, No.2, pp.181-195, 2005.

3. Huawei Li, Yinghua Min, and Zhongcheng Li, “Clustering of Behavioral Phases in FSMs and its Applications to VLSI test,” Science in China (Series F), Vol.45, No.6, pp.462-478, 2002.

4. Yinhe Han, Yu Hu, Xiaowei Li, Huawei Li, Anshuman Chandra, “Embedded Test Decompressor to Reduce the Required Channels and Vector Memory of Tester for Complex Processor Circuit”, IEEE Transactions on VLSI System, May 2007, Vol.15, No.5, pp.531-540.

5. Yinhe Han, Xiaowei Li, Huawei Li, Anshuman Chandra, “Embedded Test Resource for SoC to Reduce Required Tester Channels Based on Advanced Convolutional Codes,” IEEE Transaction on Instrumentation and Measurement, Vol.55, No.2, pp.389-399, 2006.

6. Shuguang Gong, Huawei Li, and Xiaowei Li, “An Innovative Free Memory Design for Network Processors in Home Network Gateway,” IEEE Transactions on Consumer Electronics, Vol.51, No.4, pp.1182-1187, 2005.

7. Yinhe Han, Yu Hu, Xiaowei Li, Huawei Li, A. Chandra, Xiaoqing. Wen, “Wrapper Scan Chains Design for Rapid and Low Power Testing of Embedded Cores”, IEICE Transaction On Information and Systems, E88D (9), pp.2126-2134, 2005.

8. Yinhe Han, Huawei Li, Xiaowei Li, Anshuman Chandra, "Response Compaction for system-on-a-chip Based on Advanced Convolutional Codes", Science In China, (Series F), Vol.49, No.2, pp.262-272, 2006.

9. Yinhe Han, Yu Xu, Anshuman Chandra, Huawei Li, Xiaowei Li, “Test Resource Partitioning Based on Efficient Response Compaction for Test Time and Tester Channels Reduction” Journal of Computing Science and Technology, Vol.20, No.2, pp.201-210, 2005.

10. Huawei Li, Zhongcheng Li, and Yinghua Min, “Reduction of Number of Paths to be Tested in Delay Testing”，Journal of Electronic Testing: Theory and Applications, Vol.16, No.5, pp. 477-485, 2000.

11. Da Wang, Xiaoxin Fan, Xiang Fu, Hui Liu, Ke Wen, Huawei Li, Yu Hu, Xiaowei Li, Rui Li, “The Design-for-Testability Features of A General-Purpose Microprocessor,” IEEE International Test Conference 2007 (ITC07), Santa Clara, California, USA, Oct. 2007.

12. Tong Liu, Huawei Li, Xiaowei Li, Yinhe Han, "Fast Packet Classification using Group Bit Vector", IEEE GLOBECOM 2006, USA, 2006.

成果转化(包括发明专利、软件著作权登记、技术标准和技术转移等)

授权发明专利：

1. 一种线间串扰减速效应的时延测试生成方法，专利号：ZL200410034865.6

2. 电路时延测试方法，专利号：ZL001361163

3. 一种基于MIPS指令集的处理器的多线程实现方法和装置，专利号：ZL200410050005.1

研究方向

VLSI测试、设计验证、可靠设计

所属部门: 系统结构重点实验室

专家类别: 正高

其他备注:

博导计算机系统结构